氏名: 武内 大輔 (289934168)

論文題目: 三次元ベクトルのユークリッドノルム計算LSI

論文概要

  近年のLSI技術の発展に伴い、高速な並列乗算器や除算、開平のための専用回 路がLSI上に実現されるようになってきている。今後、更にLSIの集積度が上が りチップ面積に余裕が生じれば、特定の処理に多用される、より複雑な演算を 行う専用回路が実現されるようになると考えられる。

  三次元ベクトル(X,Y,Z)のユークリッドノルム計算 は、 ベクトルの正規化の過程で必要な計算で、コンピュータグラフィックスで頻出 する。本研究室ではプロセッサにノルム計算回路を組み込むことが処理能力の 向上につながると考え、ノルム計算のハードウェアアルゴリズムを提案してき た。

  実際にノルム計算回路をプロセッサに採用するかどうかを決定するには、ノル ム計算回路の性能や面積を十分に検討しなければならない。本研究では、 IEEE754形式の単精度と倍精度でノルムを求める回路を基数2、基数4、基数2を 2段重ねた実現法の3種類で設計し、回路の面積と速度の見積りを示す。また、 設計の評価に基づき、設計者がプロセッサにノルム計算回路を採用する際の指 針を示す。ノルム計算回路は、小さい基数で実現する場合は面積やサイクル時 間に優れるが、計算に必要なサイクル数は多くなる。逆に高基数による実現で は面積やサイクル時間は大きくなるが、サイクル数は小さくて済み、トレード オフが存在する。しかし、基数4と基数2を2段重ねた実現法を比較した場合、 基数4での実現は面積、サイクル数ともに基数2を2段重ねた実現法より劣って おり、高基数での実現には向いていない。仮数部計算回路は、減算シフト型の 開平器と比較すると、約2.5倍のハードウェア量、約1.5倍のサイクル時間、同 程度のサイクル数で実現できる。

目次に戻る