

## 平成19年度 情報工学コース卒業研究報告要旨

高木 研究室	氏 名	竹島 将太
卒業研究題目	多層配線単一磁束量子回路のためのタイミング制約を考慮した自動配線手法	
<p>現在の情報社会を支えている技術の1つとして、これまで絶え間なく発展してきた半導体集積技術が挙げられる。半導体回路の性能向上は、主にプロセスの微細化によりなされてきた。しかし、現在微細化が進み、過度の集積化による発熱やリーク電流の増大によりさらなる高集積化、高速化が困難になっている。単一磁束量子 (SFQ) 回路は、そのような半導体回路に置き変わる可能性がある。SFQ回路では、超高速・低消費電力の回路であり、半導体回路では実現困難な超高速計算の実現が期待されている。</p> <p>SFQ回路では、半導体と異なりパルスによって情報伝達が行われるため、論理表現に独自の方式を用いている。そのうち、クロック配線を各ゲートに供給し、クロック配線のクロック信号間にデータ配線の信号が存在するかどうかで論理を表現するクロック同期式方式と呼ばれる方式が、主に用いられている。クロック同期式は、回路面積が小さく高速に設計できるという特徴をもつが、クロック配線とデータ配線のタイミングを合わせる必要がある。</p> <p>現在のSFQ回路設計では、人手によって、タイミングを考慮しながらセルと呼ばれる機能ブロックを組み合わせることで回路を設計する方法が一般的となっている。そのため、設計生産性が低く、性能のよい回路を設計するのは困難である。また、現在製造プロセス面では多層配線プロセスの開発がすすめられ、従来の配線に対し非常に高速にパルスを伝達できる受動線路の技術が確立されつつある。今後、これを前提とした大規模SFQ回路の製作のためには、SFQ回路に特化した設計支援ツールの開発が不可欠である。</p> <p>本研究では、SFQ回路の設計手順における自動配線手法を提案する。SFQ回路の配線は半導体の配線に比べ配線幅が広く、配線自体が配線を行う際の障害物となりやすい。また、正しい動作のためにはクロック配線とデータ配線間のタイミングを調整する必要がある。このため提案手法では、はじめにすべての接続に関して概略配線を行い、次にタイミングの調整を行う。概略配線においては、後のタイミング調整を容易にするために、A*アルゴリズムを用い、回路の段数ごとに、配線の優先順位をつけ配線する。また回路タイミング調整の工程では、概略配線されたレイアウトに対して、配線長の延長及び遅延素子の挿入を行うことで、データとクロック間のタイミングを合わせる。論理セルの配置されたレイアウトに対し、この自動配線手法による配線を行った。また、タイミング調整ためのいくつかの手法を比較検討した。提案手法を用いたSFQ回路のための自動配線ツールを実装し、セルの配置されたレイアウトに対し自動配線を行った。その結果、全加算器のレイアウトにおいて、実行時間が約0.5秒と手動にくらべ配線にかかる時間を大幅に削減でき、現実的なレイアウトが得られることがわかった。本研究により、今後、SFQ回路設計支援を開発する上での有用な指針を示すことができた。</p>		