氏名: 梅田 知宏 (089433084)

論文題目: 並列乗算器のテスト容易化設計


論文概要

集積回路技術の進歩により、ディジタル回路の大規模化、複雑化が 進み、そのテスト(故障検査)は困難になってきている。このため、設 計時にテストの問題を考慮するテスト容易化設計が重要になっている。 本論文では、多くのマイクロプロセッサLSIなどに内蔵される並列乗算 器のテスト容易化設計について考察する。全加算器の二次元配列によ り構成される配列型乗算器に対し、テスト用の少量のハードウェアを 付加することにより、全加算器を基本セルとする単一セル機能故障を、 乗算器のビット数にかかわらず8つのテストパターンで検出できるよう に設計できることを示す。さらに4-2加算木を用いた乗算器のテスト容 易化設計についての考察を行なう。
目次に戻る